嵌入式系统降低功耗的设计技术

电源通常被认为是整个嵌入式系统的“心脏”，绝大多数电子设备50%~80%的节能潜力在于电源系统。研制开发新型开关电源是节能的主要举措之一。 近年来许多公司相继推出一系列功能齐全、种类繁多的低功耗器件，具有种类更多、功耗更低、体积更小、使用方便等特点。

电路的设计与元件的选取是同时或交叉进行的。在功能要求相同的情况下，不同的人可以设计出不同的电路，虽然功能可以相同，但电路功耗却往往相距甚大。电路设计和元件选取考虑的因素很多，对其中需要注意的地方进行介绍。

1、采用低功耗器件

几乎所有的TTL工艺的逻辑电路、单片机、存储器以及外围电路都有相应CMOS工艺的低功耗器件，采用这些器件是降低系统功耗最直接的方法。

2、采用高度集成专用器件

例如用单片机设计一个电子体温计，就没有必要采用80C51 单片机，而应该采用Epson、Holtek等生产的专用于测量体温的单片机，其内部集成了测量体温所需要的ADC、振荡器、电压基准、LED显示驱动等部件，电路只需几个电阻电容元件整个电路可在1.2~1.5V电压下工作，功耗极低，而且可靠性、体积等都比用分离器件设计更好。DC/DC变换器在市场上有各种各样的模块供选择，而且效率高、功耗低、体积小、可靠性高，完全没必要采用分离电路搭接。

3、动态调整处理器的时钟频率和电压

在系统指标允许的情况下，尽量使用低频率器件有助于降低系统功耗。处理器根据当前的工作负载，运行在不同的性能等级上。例如，一个MPEG视频播放器需要的处理器性能比MP3音频播放器高一个数量级。因此，当播放MP3时，处理器可以运行在较低频率上，而仍然能保证播放的高质量。当时钟频率降低时，可以同时降低处理器的供电电压，以达到节能的目的。

动态电压调整技术(DVS)就利用了CMOS工艺处理器的峰值频率与供电电压成正比这一特点。减少供电电压并同时降低处理器的时钟速度，功耗将会呈二次方的速度下降，代价是增加了运行时间。

4、利用“节电”工作方式

许多器件都有低功耗的“节电”方式，如微处理器的闲置、掉电工作方式，存储器的维持工作、ADC和DAC的节能工作方式等，因此设计时充分利用其“节电”方式为达到节电的效果。

另外，合理处理器件的空余引脚也是非常重要的。大多数数字电路的输出端在输出低电平时，其功耗远大于输出高电平时的功耗，设计时应注意控制低电平的输出时间，闲置时使其处于高电平输出状态。因此，多余的非门、与非门的输入端应接低电平，多余的与门、或门的输入端应接高电平。对ROM或RAM及其他有片选信号的器件，不要将“片选”引脚直接接地，避免器件长期被接通，而应与“读/写”信号结合，只对其进行读或写操作时才选通器件。

5、实行电源管理

目前大部分的传感器、接口器件、显示器件等本身还没有低功耗工作模式，而有些便携式仪器又不可避免地要使用它们，这些器件往往成了电路中的“耗电大户”。这种情况下，可对电路进行模块设计，工作时对大功耗模块实施间断供电，即设置电源形状电路，并通过软件或定时电路控制开关，使大功耗模块电路仅在需要工作的短时间内加电，其余时间则处于断电状态。

现在便携式电子产品对供电电路的要求越来越复杂，不仅要求电源本身稳定，而且还要求有电压监测、电源管理功能，还要满足小型化、延长电池寿命等要求。便携式产品设备由于受尺寸、成本的限制，往往在着手设计供电电路之前就已经确定了电池的数量和种类。电池数量限制了电源的电压范围，直接影响电源管理电路的成本和复杂程度。对于电池节数多的系统可选用线性稳压器，电路设计简单、成本低，但转换效率相对较低；对于电池节数少的系统则须选用成本较高的开关电源，电路设计复杂，但由于减少了电池数量，电源成本可降低。

由于便携式嵌入式系统的设计需要考虑尺寸、重量、成本、电池种类、转换效率(电池工作时)等诸多因素，不同产品对以上指标的要求会有不同的侧重。例如，只是偶尔处于工作状态的产品较注重电源在空载时的静态电流,并不十分注重满荷下电源的工作效率;蜂窝电话则注重电源所能提供的峰值电流和转换效率。因此，很难研制出一种电源芯片适应所有产品的需求，嵌入式系统的多样化导致了电源芯片的多样化。

拓展学习：STM32低功耗模式下GPIO如何配置最节能？

关注公众号，发送关键字：Java车牌识别，获取项目源码。