课程大纲

01.
Verilog HDL入门--数字芯片验证第3部分（10节）                 免费试听

1.第9讲.模块（module）认知
48分钟
2.第10讲.assign语句
37分钟
3.第11讲.assign语句实操
54分钟
4.第12讲.always语句（上）
26分钟
5.第13讲.always语句（下）
12分钟
6.第14讲.Verilog HDL设计always实操
49分钟
7.第15讲.Verilog HDL建模方式
49分钟
8.第16讲.Verilog HDL其他常见语法
39分钟
9.第16讲.Verilog HDL其他常见语法
47分钟
10.第18讲.高性能数字电路设计基础
29分钟
02.
Verilog HDL入门--数字芯片验证第3部分（8节）

1.第19讲.数字电路设计复位与毛刺消除
67分钟
2.第20讲.数字电路设计--状态机（上）
49分钟
3.第21讲.数字电路设计--状态机（下）
46分钟
4.第22讲.数字电路设计时钟与时序
54分钟
5.第23讲.数字电路设计异步时钟
51分钟
6.第24讲.数字电路设计握手协议
50分钟
7.第25讲.数字电路设计FIFO设计
46分钟
8.第26讲.数字电路设计低功耗设计概述
46分钟